体育外围_世界杯登录地址|下注app入口
  咨询热线:029-88882439 88882438

电量变送器

体育外围:深入研究DDR电源

2021-09-06 08:51:59 | 来源:世界杯体育登录地址 作者:下注世界杯外围app入口

  由于几乎在一切要求快速处理很多数据(可能是核算机、服务器或游戏体系)的运用中都要求具有RAM(随机存储器),因此存储器也变得日益重要,其运用也愈加广泛。自面世以来,RAM就现已变得至关重要,首要由于它是一种可以保存易失性信息的存储器,并且可以以一种更快速、更直接的方法存取信息。当在数据核算的国际里谈及体系速度和功率时,这一点显得尤为重要。

  DDRSDRAM(双数据速率同步动态随机存储器),其可以经过在时钟周期的上升和下降沿上别离提取数据而使数据率加倍,现在看来它正开展成为最先进的RAM芯片集。这与以往的SDR SDRAM大不相同,由于后者仅能在时钟周期的一个边沿上提取数据。从图1可以看出,DRAM正在向着速度和数据传输率都不断进步的方向开展。

  近些年来,CPU时钟频率阅历了指数添加,然后为RAM存储器的时钟频率添加供给了动力。

  在1997年,SD RAM在商场露脸,它可以替代DRAM和SRAM两种存储器并供给更快的时钟速率。这首要源于SDRAM具有更简捷的通讯协议;一切指令、地址和数据都由一个独自的时钟信号操控并且作业在突发形式,可以在66MHz的时钟频率下突发一系列数据字。在1998年,SD RAM频率现已添加到100MHz 的突发脉冲速率。

  在1999年,英特尔和AMD间的企业竞赛晋级,在CPU时钟速度方面也不破例。处理器职业的蓬勃开展进一步加大了CPU时钟速度与其它体系组件间的距离。在此期间,虽然存储器总线MHz,但却依然远远落后于CPU所能完结的速度,因此,总的来说,这也成为进步全体运用速度的瓶颈。

  为了处理这个问题,DDR RAM(双数据速率传输)的规划应运而生。DDR RAM答应别离在时钟的上升沿和下降沿上提取数据,然后加倍了时钟的有用传输速率。例如,一个100MHz的DDR时钟可以到达相当于200MHz时钟频率的峰值传输速率。这便是DDR1技能,其速度可高达400MHz。

  下一代DDR,即咱们所说的DDR2。DDR2技能将数据传输速率从400MHz提升到800MHz,数据总线字节)。它不能与前一代DDR1存储器完成物理兼容,这种二代存储器现在现已是由RAM存储器厂商遍及出产的产品。

  DDR3技能在2006年年末就现已投进运用,并弥补了DDR2的缺乏(到达800Mbps的带宽),将速度提升到1.6 Gbps。

  除了众所周知的PC运用,DDR存储器还广泛用于高速并对存储器提出高要求的运用中,如:图形卡、刀片式服务器、网络设备和通讯设备等。

  在商场细分中,对速度和更低作业电压都有严苛要求的一个范畴是便携式消费范畴。举例来说,咱们已留意到越来越多的电子元器材都能供给图形和动态图片(视频)才能,然后满意了咱们关于更多DRAM存储器的高需求。像PSP(便携式游戏机)游戏体系、智能电话、数码相机或GPS(全球定位服务)设备等产品都会选用某种DRAM,并且都将要求尽可能低的功耗,以使电池的运转时刻更长。

  由于DDR存储器数据速率跟着技能的开展而不断进步,那么作业电压也在随之改变。现在用于驱动DDR3 SDRAM的DDR3规范电压为1.5V(图2)。因此咱们留意到跟着规范的晋级,新的技能正在推进电压变得越来越低。

  表1显现了RAM存储器芯片集在时钟和转化速率方面的扼要比照,这些芯片集首要用于当今的PC电脑,其间包含SDR、DDR1、DDR2和最新推出的DDR3模块。

  先将运转时钟频率或速度放在一边,单从作业电压这一点来看,咱们可以看出DDR1、DDR2和DDR3存储器别离由2.8,1.8和1.5V的电压来供电。因此,与运用3.3V电压的SDRAM规范芯片集比较,这些存储器在发生更少热量一起还完成了更高的功率。DDR3经过选用 1.5V的作业电压,耗费的功率比DDR2(选用1.8V)更少——较DDR2下降了16.3%。DDR2和DDR3存储器都具有节能的特性,如选用了更小的页面尺度和有用的掉电形式。并且,DDR存储器接口选用新的串联端接逻辑(SSTL)拓朴,旨在进步抗噪性、添加电源按捺并经过更低的电源电压来下降功耗(针对可比的速度)。别的值得留意的一点是,DDR3和DDR2 SDRAM支撑片内端接,而DDR1 SDRAM不支撑。

  这些特性和功耗优势使它们特别合适用于笔记本电脑, 服务器和低功率移动运用。

  这儿,咱们总结了不同的DDR SDRAM的电源办理体系需求。SDRAM和现在正在运用的DDR SDRAM比较的首要差别是:

  关于电源电压,DDR SDRAM体系要求三个电源,别离为表3所列的VDDQ、VTT和VREF。

  虽然DDR存储器在无需加倍时钟频率的状况下使数据传输率加倍,避免了PC板规划和布局的复杂性,但它要求有更严厉的dc稳压、更高的电流和对端电源电压(VTT)和存储总线电压(VDD)紧密的盯梢。新式串联端接逻辑(SSTL)拓朴的引进是用于进步抗噪性、添加电源按捺并运用更低的电源电压以下降功耗。

  VTT电源的电流流向跟着总线状况的改变而改变。因此,VTT电源需求供给电流和吸收电流 (source sink),如图4中赤色和蓝色箭头所示。

  由于VTT电源有必要在 1/2 VDDQ供给和吸收电流,因此假如没有经过分流来答应电源吸收电流,那么就不能运用一个规范的开关电源。并且,由于衔接到VTT的每条数据线都有较低的阻抗,因此电源就有必要十分安稳。在这个电源中的任何噪声都会直接进入数据线具体论述了信号怎么流过SSTL_2接口。

  总线信号以VTT电压为中心上下摇摆。当总线信号电压超越比较器的阀值电压时,它将输出一个如图所示的反向电压。在这个体系中,比较器的阀值电压为电源所供给的VREF电压。

  为了坚持信号的方针特性,VTT和VREF有必要盯梢VDDQ。它们有必要操控在1/2 VDDQ的范围内。

  当VTT和VREF的盯梢失效时,由于‘High ’和‘ Low ’的周期不同, 信号的方针特性将会恶化,然后引起守时漂移。

  在DDR1 SDRAM运用中,VTT被用来从电源IC中获取电压,以给数据总线和地址总线供给电源。

  如图7所示,地址指令和操控线要求体系级端口接到一个等于1/2存储器电源电压(VDDQ)的电压(VTT)。在中点具有端电压,电源确保转化时刻的对称。

  VTT被用来从电源IC中获取电压,以给数据总线和地址总线 SDRAM运用中的地址总线操控信号和数据总线信号都有端接电阻。需求一个没有任何的噪声或许电压改变的参阅电压(VREF),用作DDR SDRAM输入接收器,VREF也等于1/2 VDDQ。VREF的改变将会影响存储器的设置和坚持时刻。

  为了契合DDR的要求并确保最优的功能,VTT和VREF需求在电压、温度和噪声容限上进行紧密的操控以便盯梢1/2 VDDQ。

  咱们将会看到两个特别的比如,阐明关于一个典型的DDR2体系,DDR总线怎么衔接。在下面描绘的第一个存储器运用示例中。用于数据总线的VTT由VDDQ在存储器内经过ODT来生成。但是,有必要从电源IC中供给VTT来给地址总线操控信号。

  留意:关于DDR2存储器,内置有数据总线的端接电阻,但是在DDR1存储器的运用中,仍需求用于地址总线操控信号的端接电阻。

  现在,让咱们来看一种特殊状况,其间DDR2存储器的运用衔接不需求VTT电源和端电阻,在这种状况下,当操控器和存储器之间的地址总线操控信号的导线长度满足短的状况(如小于63.5mm);VTT的电源和端接电组是剩余的。

  从图9可见,由于无需VTT,所以也无需源自电源芯片的VTT电源——标明为MC34716。

  MC34713器材用作体系的VDDQ电源,其间用于DDR1的为2.5V,用于DDR2的为1.8V,而用于DDR3的为1.5V。MC34713发生了VDDQ然后将其注入MC34712。然后,MC34712盯梢注入“VDDQ”以生成用于存储器体系的VTT和VREF。此电压将用作为用于DDR存储器和电源和输入参阅电压,如图10所示。

  引脚“VREFOUT”直接与DDR存储器的VREF相衔接,供给一个等于1/2 VDDQ的安稳的参阅电压。

  端口/SHTD,/STBY和PGOOD被用作接口,借助于一个DDR存储器操控器与MCU相衔接来操控DDR芯片集。

  图11是选用飞思卡尔MC34716的DDR存储器电源办理的别的一个运用示例。

  留意MC34716电源不依赖于DDR存储器电源。在这种状况下,SW1将给DDR存储器供给电源(VDDQ)。它也与MC34716上终端的VREFIN和PVIN2相衔接。MC34716的端口的SW2为存储器芯片数据总线供给VTT电压,并盯梢VDDQ来获得1/2 VDDQ。

  引脚VREFOUT直接衔接到DDR存储器的VREF,供给一个安稳的等于1/2 VDDQ的参阅电压。

  端口/SHTD,/STBY和PGOOD被用作接口,借助于一个DDR存储器操控器与MCU相衔接来操控DDR芯片集。

下注世界杯外围app入口

公 司:体育外围_世界杯登录地址|下注app入口

热 线:029-88882439 88882438

电 话:029-88882439 88882438

邮 箱:sale@www.ccdadong.com

地 址:西安高新区新型工业园创汇路32号井上科技园502座